Video: Chip Manufacturing - How are Microchips made? | Infineon (September 2024)
I går deltog jag i Common Platform Technology Forum, där IBM, Globalfoundries och Samsung presenterade tekniken de kommer att använda för att tillverka chips i framtiden. Denna grupp, som ursprungligen inrättades av IBM för att distribuera sina chip-tekniker, tar i huvudsak en grundläggande process skapad av IBM och dess partners och flyttar sedan den till Globalfoundries och Samsung för tillverkning av hög volym.
Här är höjdpunkterna:
Utveckling av 14nm FinFET-processteknik (skapar 3D-liknande transistorer) verkar vara på rätt spår, troligen med att gjuterierna startar produktionen 2014 och produkter baserade på den produktionen som troligen kommer att dyka upp 2015. (Intel levererar redan FinFETs, som det kallar "Tri-Gate" -transistorer, på 22nm men Intel skiljer sig åt att det främst är sin egen kund, med en enda grundläggande design, och gjuterier måste stödja ett mycket bredare spektrum av kunder.) Observera att den gemensamma plattformsversionen av denna process, som diskuterats av Globalfoundries tidigare, kombinerar FinFET-teknik på "front-end" med samma "back-end" som 20nm-processen.
Samtidigt som alla håller med om att EUV (extrem ultraviolett) litografi kommer att behövas någon gång i framtiden, tar det längre tid att utveckla och möta fler frågor än väntat. Nu kommer det sannolikt inte att användas förrän 7nm produktion eller till och med senare.
Där gruppen Common Platform en gång talade om att göra sina processer identiska från var och en av sina tillverkare så att kunder lätt kunde migrera från en till en annan, verkar fokus nu ligga på att skapa en kärnprocesssteknologi och sedan låta de enskilda gjuterierna (Globalfoundries och Samsung) anpassa dem efter sina specifika kunder.
Övergången till 20 nm och 14 nm produktion kommer inte att skapa så mycket kostnadsbesparingar per transistor, som tillverkarna har förväntat sig av nya processnoder. (Vanligtvis får du dubbelt så många transistorer per nod - Moore's Law - men till en något högre kostnad.) Men 20 nm lägger till mer kostnad eftersom det kommer att kräva "dubbelmönster" av litografi för första gången, och 14nm-noden Common Plattformspartners talar om är inte riktigt en full krympning, eftersom den använder 20nm "back-end." Men chefer sa att de förväntar sig att vara tillbaka på den normala ekonomin i flytten till 10nm.
Här är några detaljer:
Mike Cadigan, VP för IBM Microelectronics, berättade om hur den gemensamma plattformen har utvecklats under de senaste tio åren. Det har gått från en grupp som är utformad för att skapa ett alternativ till gjuteri-ledare TSMC till en som nu innehåller fabrikerna nummer två och tre (Globalfoundries och Samsung Semiconductor), baserad på teknik som kommer från IBM-forskning och de andra företagen. I synnerhet pekade han på en ny halvledarforsknings- och utvecklingsanläggning i Albany, NY, byggd i samarbete med staten och partners, där IBM nu arbetar med sina fem bästa leverantörer av utrustning för projekt som att utveckla EUV.
Cadigan (ovan) hänvisade till svårigheten att flytta till nästa generation av teknik. "Vi alla är på en löpband, " sade han, men föreslog att modellen för gemensam plattform ger sina medlemmar möjlighet att utnyttja arbetet som utförs av medlemmarna och deras partners.
"Vår bransch är avgörande för samhället, " sade han och noterade hur kisel driver allt från smartphones till självkörande bilar till ny vård är enheter.
Senare, i en fråga-och-svar session, sa han att det har skett betydande förändringar i hur den gemensamma plattformen fungerar under åren. Den tidigare processen innebar att IBM skapade bastekniken och fick den att fungera i sin East Fishkill tillverkningsanläggning och överlämnade sedan hela processen till sina partners. Nu, sade han, när IBM väl har den grundläggande tekniken fungerar går den direkt till Globalfoundries och Samsung, vilket påskyndar tiden för marknaden.
IBM säger Chip-Making inför stora diskontinuiteter
Gary Patton, vice ordförande för IBM Semiconductor Research and Development Center, gav ett djupt dyk i tekniken och diskuterade de utmaningar som chiptillverkarna står inför under de kommande åren.
"Vi är i en diskontinuitet, " sade Patton (ovan), med chip som undergår en stor förändring. Han sa att detta inte är första gången branschen har sett sådana problem, och det kommer inte heller att vara sista. Industrin nådde de fysiska gränserna för plana CMOS och grindoxid, så den var tvungen att flytta till ansträngd kisel och högk / metallgrindmaterial. Nu, sade han, är vi på gränsen för plana enheter, så vi måste gå över till "3D-eran", både när det gäller transistorerna själva (dvs. FinFETs) och i förpackningar med begrepp som chipstackning. Under det kommande decenniet, sade han, kommer vi att nå gränsen för atomiska dimensioner och kommer att behöva flytta till teknik som kisel nanotrådar, kol nanorör och fotonik.
För att allt detta ska fungera är det viktigt att gjuterier inte längre fungerar som tillverkningsföretag, utan arbetar med sina kunder och verktygsleverantörerna i en "samoptimering av design / teknik", där processen fungerar mer som en "virtuell IDM "(Tillverkare av integrerad enhet).
Patton berörde behovet av fortsatt forskning, talade om IBM: s forskningsanläggningar i Yorktown, Almaden och Zürich och hur IBM för det tjugonde året i rad har fått de flesta patent. Han berättade också om vikten av partners, särskilt pekade han på Albany Nanotech Research Facility, som byggdes i samarbete med staten New York och Suny / Albany CNSE, tillsammans med Sematech och en mängd leverantörer av material och utrustning.
Mycket av hans tal koncentrerade sig på de utmaningar som EUV står inför, som han kallade "den största förändringen i litografibranschens historia." Han noterade att om EUV är redo att gå vid 7 nm, kommer det att producera skarpare bilder och därmed bättre chips än andra tekniker. Men det finns stora utmaningar. Till att börja med har EUV-utrustning nu bara en 30-watt strömkälla och den behöver upp till 250 watt för kostnadseffektiv produktion. Det skulle kräva en nästan tiofaldig förbättring. En annan fråga handlar om felkontroll på EUV-masken.
När han beskrev processen verkar det nästan som science fiction: Du börjar med att spruta smält tenn på 150 mil per timme, slå den med en laser i en förpuls för att distribuera den, spränga med en annan laser för att skapa en plasma och sedan studsa ut spegeln för att skapa den faktiska ljusstrålen och se till att den träffar skivan vid rätt punkt. Han jämförde detta med att försöka träffa en baseboll i en tumszon till exakt samma plats på tribunerna 10 miljarder gånger om dagen.
IBM arbetar med litografiproducent ASML och ljuskällstillverkaren Cymer (som ASML håller på att förvärva) för att hjälpa EUV att marknadsföra. Forskningsanläggningen i Albany är utformad för att vara ett "center of excellence" och IBM hoppas nu kunna få verktyg där i april. Patton sa att detta inte kommer att vara klart för 14nm eller 10nm produktion, men kan vara för 7nm eller senare.
Under tiden gör IBM mycket arbete med att förbättra avkastningen med flera mönster, vilket innebär att man använder flera masker. Vid 20nm innebär detta dubbelmönster, där flera masker används för att skapa mönstren. Men för att effektivisera detta krävs mycket arbete, så IBM har arbetat med leverantören av verktygsdesign (EDA) så att chipdesignare kan ta ett standardflöde för celldesign eller skapa ett anpassat flöde, men ändå vara mer effektiva.
Vid 10nm talade han om att använda andra tekniker, såsom sidoväggsbildöverföring (SIT) och regisserad självmontering, där kemi hjälper till att utforma transistorn. Tanken här är att istället för fyrdubbla mönster kan du fortfarande göra dubbla mönster, vilket borde vara mycket billigare.
Patton tillbringade också mycket tid på att prata om hur nya enhetsstrukturer behövs. Befintliga FinFET: er kämpar från problem med prestanda och variabilitet, men IBM arbetar med att skapa smalare band för att förbättra dessa problem.
Vid 7nm och därefter, sade han, kommer nya enhetsstrukturer att behövas, såsom kisel nanotrådar och kol nanorör. Kolnanorör har potentialen att erbjuda en tiofaldig förbättring av antingen kraft eller prestanda, men det har sina egna utmaningar, såsom behovet av att separera metalliskt från halvledar kol-nanorör och att placera det på rätt plats på chipet. IBM meddelade nyligen att det nu har mer än 10 000 fungerande kolananorör på ett chip.
Ett annat intresseområde är att förbättra samtrafikförbindelserna, och Patton sa att mellan 4nm och 8nm kommer industrin att flytta till nanofotonik. Han diskuterade IBMs senaste demonstration av ett chip som kombinerar fotonik med kisel.
I slutändan är målet att integrera 3D och fotonik tillsammans på ett enda chip. Patton avslutade med att prata om ett chip han skulle vilja se med tre plan: ett med logik med cirka 300 kärnor; en annan med minne (med 30 GB inbäddad DRAM); och ett annat fotoniskt plan, som tillhandahåller ett on-chip optiskt nätverk.
Globalfoundries och Samsung lovar full produktion av 14nm skivor 2014
Representanter för både Globalfoundries och Samsung talade om hur de möter utmaningarna med att gå till 14nm och FinFETs.
Mike Noonen, vice verkställande direktör för marknadsföring, försäljning, kvalitet och design för Globalfoundries, berättade om hur företaget introducerar en lågkraftsprocess på 20 nm i år. Det har redan meddelat sin 14XM-process, som använder 14nm FinFETs med en mer kostnadseffektiv backend. Han sa att Globalfoundries förväntar sig att ha en tidig produktion på 14 nm i år, med full produktion av 14XM-processen under första halvåret 2014.
Noonen (ovan) talade bland annat om partnerskap på 14XM, inklusive att arbeta med Synopsys på designverktyg, Rambus för samtrafik och ARM med sin fysiska IP-artisan. Han sa att en dual-core Cortex-A9 visar 62 procent effektreducering eller 61 procent prestandaförbättring på 14XM jämfört med gjuteriets 28SLP-process.
Ser vi ännu längre fram expanderar Globalfoundries sin Fab 8 i Malta, NY, och hoppas ha en full produktion på 10nm (10XM) under andra halvåret 2015.
KH Kim, verkställande direktör för Samsung Electronics, som är chef för Samsungs gjuteriverksamhet, sa att många människor i branschen var skeptiska till Common Platform Alliance: s "gate-first" -metod för tillverkning av high-k / metal-grindar, men att det var "verkligen framgångsrikt" när det gäller att hjälpa företaget att öka batteriets livslängd och prestanda för mobila processorer.
Företaget är redo att erbjuda 14nm FinFET-teknik, eftersom under 20nm plana tekniker inte kan leverera acceptabla prestanda. Kim (ovan) sa att det finns tre huvudutmaningar med FinFET-teknologier: hantering av processvariationer, problem med kanalbredd och 3D-modellering och extraktion. Men mellan IBM, Samsung och Globalfoundries har Samsung det ledande antalet patent och publikationer inom 3D-teknik och därmed har gruppen Common Platform tagit upp dessa utmaningar.
I synnerhet talade Kim om en "ISDA-processutveckling" för att hantera variation och parasitmotstånd; skapa ett utvecklingspaket genom arbete med UC Berkeley, CMG och verktygsförsäljare Synopsys, Cadence och Mentor Graphics; och licensierings-IP från ARM, Synopsys och Analog Bits för att göra det lättare för chipdesign att skapa 14nm System-on-Chip-mönster.
Han arbetade med ARM och Cadence och sa att Samsung har skapat de första Cortex-A7-designen med FinFETs och är redo att erbjuda FinFETs till sina kunder. Detta år är främst ett år för validering och design, sa Kim, med full produktion som kommer nästa år. Han noterade också att Samsung för närvarande har två gjuterier, S1 i Korea och S2 i Austin, Texas. Det bygger en ny fab i Korea som syftar till 20nm och 14nm produktion, som planeras att starta i slutet av 2014 eller i början av 2015.
I en fråga-och-svar-session behandlade Cadigan frågorna om att flytta till 450 mm skivor för att producera chip, jämfört med de 300 mm skivorna som nu är vanliga. Han noterade ett nytt konsortium som utvecklar 450 mm teknik i Albany, NY, och sade att medan tiden fortfarande är ute i luften, förväntar han sig att industrins antagande av 450 mm kommer att vara "mot den sista delen av detta decennium." Han sa att han skulle förvänta sig att EUV skulle komma ut på marknaden först i 350 mm och kort därefter på 450 mm.
Noonen avslutade den sessionen genom att kalla chip-tillverkningen "den mest komplexa verksamheten i människans historia", och det är tydligt att det innebär en serie fantastiska teknikgenombrott.
