Ibms 7nm-chips visar att moores lag fortsätter, är bara ett första steg

Jag blev fascinerad av täckningen av IBMs pressmeddelande igår, som avslöjade en allians som producerade de första 7nm testchipsna med fungerande transistorer.

Det är ett bra steg att bevisa att krympningar i transistortäthet kan fortsätta till den noden, men det är också viktigt att notera att IBM-gruppen är långt ifrån den enda gruppen som försöker nå denna nya nod, och att det finns många steg mellan nu och verklig produktion.

I tillkännagivandet uppgavs att chipen producerades vid SUNY Polytechnic Institute: s colleges of Nanoscale Science and Engineering (SUNY Poly CNSE) av en allians som inkluderar IBM Research, GlobalFoundries och Samsung. Dessa grupper har samarbetat under en längre tid - IBM hade vid en tidpunkt en "gemensam plattform" som skapade chips tillsammans med Samsung och GlobalFoundries. Medan denna plattform inte längre existerar, arbetar grupperna fortfarande tillsammans: IBM sålde nyligen sina chiptillverkningsanläggningar och många av sina chippatent till GlobalFoundries (som har en stor chipfabrik norr om Albany), och GlobalFoundries har licenserat Samsungs 14nm-processteknik till gör chips på den noden.

Mindre transistorer är viktiga - ju mindre transistorn, desto fler transistorer kan passa på ett chip, och fler transistorer betyder kraftigare chips. IBM tror att den nya tekniken skulle möjliggöra chips med mer än 20 miljarder transistorer, vilket skulle vara ett stort steg framåt från befintlig teknik. dagens mest avancerade chips tillverkas med 14nm-teknik, som hittills bara Intel och Samsung har levererat, men TSMC planeras för att påbörja massproduktion av 16nm chips senare i år. Ett framsteg på 7 nm skulle vara ett stort steg framåt.

Den faktiska tekniken involverade transistorer skapade med Silicon Germanium (SiGe) -kanaler tillverkade med Extreme Ultraviolet (EUV) litografi på flera nivåer. IBM sa att båda dessa var industriföretag, och detta är det första formella tillkännagivandet som jag har sett om arbetschips med båda dessa tekniker.

Observera dock att andra grupper arbetar med samma teknik. Varje chipproducent utvärderar EUV-teknik, mestadels med hjälp av chiptillverkningsutrustning från ASML. Intel, Samsung och TSMC har alla investerat i ASML för att utveckla EUV-teknik, och nyligen sa ASML att en amerikansk kund - sannolikt Intel - gick med på att köpa 15 sådana verktyg.

Det kan vara så att användningen av SiGe-kanaler är den mer betydelsefulla utvecklingen. Många företag har övervägt andra typer av material än kisel, material som kan möjliggöra snabbare transistoromkoppling och lägre effektbehov. Tillämpade material har till exempel pratat om att använda SiGe vid 10nm eller 7nm.

Faktum är att många företag - inklusive IBM och Intel - talar om att flytta bortom SiGe till material som kallas III-V-föreningar, som indiumgalliumarsenid (InGaAs), som uppvisar högre elektronrörlighet. IBM demonstrerade nyligen en teknik för användning av InGaAS på kiselskivor.

Gårsdagens tillkännagivande är intressant ur ett labbperspektiv på grund av de tekniker som är inblandade, men det finns alltid ett betydande gap mellan lab-innovation och kostnadseffektiv massproduktion. Massproduktion av 10nm chips, som kommer före 7nm, har ännu inte varit en framgång.

En stor oro har varit de höga kostnaderna för att flytta till ny teknik. Medan Intel, Samsung och TSMC har kunnat flytta till mindre noder är kostnaden för att skapa chipdesign vid sådana noder dyrare, dels på grund av komplexiteten i designen och dels för att fler steg krävs när man använder tekniker som dubbla -patterning - något som EUV kan lindra, men förmodligen inte kommer att eliminera. Det har också oroat sig för att den faktiska skalningen av chipstätheten har avtagit: IBMs tillkännagivande sade att dess 7nm-process "uppnådde nära 50 procent förbättring av områdesskalning jämfört med dagens mest avancerade teknik." Det är bra, men traditionell Moore's Law skalning ger dig en 50 procent förbättring varje generation och 7nm är två generationer bort.

I en typisk Moore's lag takt, du kan förvänta dig att 10nm tillverkning börjar mot slutet av nästa år (sedan de första 14nm chips började tillverkas i slutet av 2014), men övergången till 14nm logik tog längre tid än förväntat för alla chiptillverkare. DRAM-tillverkare skapar nya generationer som uppvisar mycket mindre än 50 procent skalning, när DRAM närmar sig molekylära gränser, och NAND-tillverkare stöder mestadels från plan skalning och istället fokuserar på 3D NAND vid större geometrier. Så det kommer inte att vara så förvånande att se tiden mellan generationerna förlängas, eller att skalan blir mindre dramatisk. Å andra sidan har Intel-chefer sagt att även om kostnaden för att tillverka varje skiva fortsätter att öka för ny teknik, förväntar de sig att fortsätta att få traditionella skalningsframsteg under de kommande generationerna, så att kostnaden per transistor fortsätter att sjunka på ett tillräckligt hög för att det ska vara värt att fortsätta skala. (Intel sade också att den trodde att den skulle kunna göra 7nm utan EUV om det behövs, även om det föredrar att ha EUV.)

Arbetet hos IBM, SUNY Poly och deras partners på 7nm-chips verkar vara ett viktigt steg på vägen för att förbereda sådana chips för massproduktion mot slutet av decenniet. Även om vi fortfarande är långt borta från kostnadseffektiv massproduktion, är detta tillkännagivande ett tydligt tecken på att även om Moores lag kan avta, kommer det att fortsätta i åtminstone ytterligare ett par generationer.