Moores lag i övergång

Om vi ​​någonsin behövde en bekräftelse på att övergången till nästa steg i Moore's Law har blivit svårare har Intels tillkännagivande förra veckan att dess 10nm chips skulle försenats tills andra hälften av 2017 verkar ha bevisat fallet. Men nyligen tillkännagivanden från en mängd andra företag på Semicon West-konferensen förra veckan tyder dock på att rapporterna om lagens död har varit mycket överdrivna.

Intels VD Brian Krzanich tillkännagav förseningen på 10 nm under företagets intäktssamtal för andra kvartalet. Chipsen hade tidigare förväntats i slutet av nästa år eller i början av 2017. Samtidigt har företagets andra 14nm-linje - den sjätte generationens Core-processor som kallas Skylake - varit kvalificerad och bör börja levereras detta kvartal (efter introduktionen av den första 14nm produkter, känd som Broadwell, i en enda version i slutet av förra året, och mer bredare tidigare i år). Enligt Krzanich kommer det att finnas ytterligare en 14nm chipfamilj, känd som Kaby Lake, byggd med Skylake-arkitektur med några prestandaförbättringar, som kommer att ske under andra halvåret 2016, medan den första 10nm-produkten, känd som Cannonlake, nu kommer att anlända till andra halvåret 2017.

Kom ihåg att övergången från 22 nm till 14 nm försenades på liknande sätt, med Krzanich som citerar svårigheten med litografi och antalet multimönster som krävs när man flyttar till varje ny nod som orsak till förseningen. Han noterade att Intel antar att 10 nm chips inte kommer att tillverkas med extrem ultraviolett litografi (EUV) -teknologi, vilket gör detta till den längsta tiden i chiptillverkning utan en övergång till en mer avancerad form av litografi.

Sammantaget, sade han, Intel antar nu att det kommer att ta 2, 5 år mellan processnoder (notera att Intel levererade de första 22nm "Ivy Bridge" -chipsna i början av 2012).

Krzanich fortsatte med att säga att när Intel går från 10nm till 7nm, kommer de "alltid att sträva efter att komma tillbaka till två år" mellan noder. Och han sa att Intel skulle övervaka EUV: s mognad, förändringar i materialvetenskap och produktens komplexitet när man fattar sitt beslut om tidpunkt.

TSMC upprepar 10nm i början av 2017

Om allt som antyder att Moore's Law avtar, tyder nyheterna från halvledargjuterier, som tillverkar chips för fantastiska halvledarföretag som Qualcomm, MediaTek och Nvidia, att det går snabbare. Åtminstone att de stänger avståndet lite med Intel.

Taiwan Semiconductor Manufacturing Corp. (TSMC), världens största gjuteri, sa att det var på väg att skicka 10nm under det första kvartalet 2017. TSMC sade att det började volymproduktion av sina första 16nm FinFET-processorer under andra kvartalet, med sändningar som började detta månad. (Detta innebär leveranser till TSMC: s kunder, inte slutanvändare; vi har inte sett ett sådant chip skickat i slutprodukten än, men vi förväntar oss att det under de kommande månaderna.)

TSMC: s co-CEO Mark Liu sa att sin 10nm-process är på rätt spår med verklig produktleverans i början av 2017. Han sa att 10nm-delar kommer att vara 15% snabbare med samma totala effekt, eller använda 35% mindre ström i samma hastighet, med mer än dubbla grinddensiteten för 16nm-processen.

Om allt händer, kan produkter som tillverkas på TSMCs 10nm-process komma ut på marknaden en fjärdedel eller så innan de som görs på Intels 10nm-process, vilket skulle bli en stor vändning i branschen. Observera dock att TSMC har meddelat förseningar i det förflutna: för lite mer än för ett år sedan sade den att den förväntade en riskproduktion på 10nm att starta i slutet av 2015 och citerade mer aggressiva hastighets- och kraftmål.

Samtidigt har det andra stora spjutgodsverket, Samsung, sagt att det kommer att starta massproduktion av 10nm chips i slutet av 2016. Samsung levererade sin första 14nm FinFET-produkt, Exynos 7 Octa tidigare i år i sina Galaxy S6-telefoner. Det var bara lite efter Intels första 14nm volymförsändelser (även om de två processerna är lite annorlunda), en stor förändring från tidsåldern då Intel hade en lång ledning inom processteknik.

Samsung har också licensierat sin 14nm-teknik till GlobalFoundries, som sade att den kommer att vara i volymramp för 14nm-tekniken senare i år. GlobalFoundries kunder inkluderar AMD, som hävdar att de planerar att lansera 14nm FinFET-teknik i olika produkter under 2016 och har nyligen förvärvat IBMs chiptillverkningsverksamhet.

GlobalFoundries erbjuder 22nm FD-SOI

GlobalFoundries planerar också att erbjuda en annan lösning som heter 22nm FD-SOI (helt uttömd kisel-på-isolator), tillkännagav förra veckan. Denna process använder konventionella plana transistorer, snarare än 3D FinFET, men här tillverkas de på en annan typ av skiva, så kallad SOI. GlobalFoundries hävdar att det med detta tillvägagångssätt kan producera chips som ger bättre prestanda och lägre effekt än den vanligt använda 28nm plana processen till en jämförbar kostnad (och mycket lägre kostnad än 14 nm FinFETs, som kräver många fler pass med 193nm nedsänkningslitografi). GlobalFoundries säger att processen resulterar i en 20% mindre formstorlek jämfört med 28nm.

Även om fab säger att FinFET ger mer prestanda och behövs i vissa applikationer, anser den att den nya processen också är lämplig för mainstream mobil-, Internet of Things-, RF- och nätverksmarknader. Jämfört med 14nm FinFET-produkter, säger GlobalFoundries att processen kräver nästan 50% färre nedsänkningslithografiskikt, vilket kommer att sänka kostnaderna.

Samsung planerar också ett FD-SOI-erbjudande, dock vid 28nm.

Längre nedströms tillkännagav IBM och dess partners nyligen att de producerade 7nm testchips i ett labb, även om det naturligtvis finns långt mellan labbet och volymproduktionen.

Semicon West visar nya verktyg

Framtiden för chiptillverkning var också ett ämne vid förra veckans Semicon West-konferens, där tillverkare av halvledartillverkningsutrustning diskuterade de framsteg de gjort med ny teknik.

Det verkar vara allmän enighet om den logiska färdplanen även om tidpunkten är oklar. Nästa steg kommer sannolikt att vara en övergång till alternativa material, i synnerhet nya kanalmaterial (som de som IBM använder i sitt 7nm testchip), såsom kisel-germanium (SiGE) och indium galliumarsenid (InGaAs). Tanken är att sådana material kommer att utvidga användningen av FinFET-mönster under ytterligare ett par generationer, och då kan industrin övergå till en ny transistorkonstruktion helt och hållet, kanske till grindtransistorer som ibland kallas nanotrådar, någonstans runt 5nm-noden.

I litografi sa ASML att dess mål för EUV-utrustning är 1 000 skivor per dag med en tillgänglighet på 50%, och att det fortfarande är på mål att ha EUV redo för 7nm produktion, även om det bara kommer att användas för kanske fem till 10 kritiska lager och litografi på 193 nm kommer fortfarande att göra större delen av arbetet. Efter att ha tidigare meddelat att en namngiven amerikansk kund - som antagits vara Intel av nästan alla observatörer - hade gått med på att köpa 15 EUV-litografiverktyg, bekräftade ASML att Intel faktiskt har köpt sex system, med två som ska levereras i år.

Medan de flesta av diskussionerna om Moore's Law har handlat om logikchips, bör det noteras att minneschips också är i övergång. DRAM-krympningarna har minskat dramatiskt. De flesta av tillverkarna är nu i övergången till 20 nm DRAM med kanske en eller två fler generationer kvar. Eventuella ytterligare framsteg i densitet eller kostnad kommer då att komma från ytterligare tillverkningskapacitet, större skivstorlekar (450 mm), 3D-chipstackning (Hybrid Memory Cubes), eller kanske så småningom en ny typ av minne helt och hållet, såsom MRAM.

I NAND-flashminne är situationen lite annorlunda. NAND-flashminnet är redan under 20 nm och som DRAM är det slut på rummet för att skala mycket längre, men i det här fallet finns det ett klart alternativ. Det heta ämnet är 3D NAND, som använder flera lager av minneceller tillverkade med mycket tunna, enhetliga filmer. Funktionsstorlekarna för de enskilda cellerna behöver inte längre vara så små (de blir avslappnade tillbaka till cirka 40-50 nm), men tätheten fortsätter att skala - potentiellt till 1 terabit på ett chip - genom att lägga till fler lager. Litografin är mycket enklare, men det kräver mer avancerade atomnivåverktyg för avsättning och etsning av dessa minnesgrupper.

Samsung är redan i volymproduktion, och dess andra generationens 3D NAND med 32 lager kan packa upp till 128 GB (16 GB) på ett enda chip. Denna vecka tillkännagav Samsung en ny generation 6Dbps SSD: s företag som kan lagra upp till 3, 86 TB data i en 2, 5-tums formfaktor med dessa 128 GB chips. Både Micron / Intel-alliansen och SK Hynix förväntas starta massproduktion av 3D NAND senare i år. Micron och Intel hävdar att deras luftspaltteknologi kommer att göra det möjligt för dem att göra tätare chips, med början på 256 GB och 384 GB, medan SK Hynix planerar att använda 36 lager, följt av 48 lager nästa år, för att skala densiteten. Toshiba och SanDisk kommer att följa någon gång nästa år. På Semicon West sa utrustningsföretagen att övergången till 3D NAND sker snabbare än väntat, och av vissa uppskattningar kommer 15 procent av världens kapacitet med bitar att ha förskjutits i slutet av detta år.